First Hit

L16: Entry 19 of 42 File: JPAB Feb 4, 1991

PUB-NO: JP403026136A

DOCUMENT-IDENTIFIER: JP 03026136 A TITLE: RECEPTION FIFO CONTROL CIRCUIT

PUBN-DATE: February 4, 1991

INVENTOR-INFORMATION:

NAME COUNTRY

KOZU, YUHEI

ASSIGNEE-INFORMATION:

NAME COUNTRY

NEC CORP

APPL-NO: JP01161430 APPL-DATE: June 23, 1989

US-CL-CURRENT: 375/316

INT-CL (IPC): H04L 29/02; H04L 13/18; H04L 29/06

ABSTRACT:

PURPOSE: To receive communication data with a hardware constitution in a small scale by managing received data and status data as respectively independent reception information at the time of converting a serial code string sent in a prescribed data communication protocol to parallel date.

CONSTITUTION: A code string X sent from a signal line 7 in an HDLC frame format is assembled to parallel received data Y by a serial/parallel converting circuit 2, and status data Z edited based on the reception status information sent from a signal line 11 at a status preparing circuit 4 is written through a signal line 13 to a status FIFO 5. Since all received data in one frame are written to a data FIFO 3 only one writing to the status FIFO 5, the status FIFO 5 can be composed of the hardware to be small in comparison with the data FIFO 3.

COPYRIGHT: (C) 1991, JPO&Japio

19日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報(A) 平3-26136

®Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成3年(1991)2月4日

H 04 L 29/02 13/18 29/06

8948-5K

8948-5K H 04 L 13/00 8948-5K 3 0 1 Z 3 0 5 Z

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称 受信FIFO制御回路

②特 願 平1-161430

②出 願 平1(1989)6月23日

70発明者 神津

雄平

東京都港区芝5丁目33番1号 日本電気株式会社内

勿出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

明相の書

発明の名称

受信FIFO制御回路

特許請求の範囲

 テータスデータを格納するステータスFIFOとを有し、前記符号列の最後に位置する前記パラレル変換データを前記データFIFOに書込むのに合わせて前記受信ステータスデータを前記ステータスFIFOに登込むことを特徴とする受信FIFO制御回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は受信F!FO制御回路に関し、特にステータス情報を必要とするシリアル・データの受信FIFO制御回路に関する。

〔従来の技術〕

従来、複数のデータ通信プロトコルを制御するシリアル受信回路は、受信部のハードウェア構成を小さくするため、各通信プロトコルが同一の受信回路を共用している。このため、受信データと受信データに関するステータス・データとを一対一に対応させて扱う手法が確立されている。このようなシリアル受信回路において、任意長のデー

タ列を一つのブロックとして扱うデータ通信アロトコル、例えば H D L C (High Level Data Link Control Procedure) フレーム・フォーマットで送られてくるシリアル・データは以下のような手順で受信され、シリアル・パラレル変換される。

第3図はかかる従来の一例を示す受信FIFO 制御回路のブロック図である。

号線9を介して出力された受信データを、あらか じめ定められたビット長nごとに、シリアル・パ ラレル変換回路 2 で n ビットのパラレルな受信 データYにアセンブルする。 受信データYはアセ ンブルされる毎に、信号線10を通してデータ FIFO3に転送される。これと同時に受信デー タYに対する各種受信ステータス情報も信号線 11を介して受信ステータス生成回路4に送ら れ、情報を編集した後、信号線13によりステー タスFIFO5Aに掛込まれる。通常、データ FIFO3は数段のFIFO構成をとっており、 各段のFIFOは受信データYを格納するための nビット幅のレジスタと、受信データYの存在を しめす1ビットのユース・ビット・レジスタと、 受信フレームの最後のデータであることを表す1 ビットのエンド・ビット・レジスタとから成って いる。また、ステータスFIFO5Aもデータ FIFO3と同じ段数のFIFO構成をとり、各 段にはデータFIFO各段に対応した受信ステー タス情報が格納されている。受信回路はデータ

FIFO3の先頭段のユース・ピット・レジスタによって、ホスト・システムに受信データYの引取りを要求する。ホスト・システムはエンド・ピット・レジスタがアクティブである受信データを読み出すまで順次データFIFO3から受信データを読み出すと共にステータスFIFO5Aから受信データの受信ステータス情報を読み続ける。

一方、受信回路はデータ受信中でもフラグ検出 機能は有効であり、一度データ受信状態に移って から再びフラグを検出すると、1つのフレームの 終了とみなし、受信終了状態に移る。ホスト・シ ステムはフレームの最後のデータに対し、ステー タスFIFO5Aから受信ステータスデータを り出した後、受信FIFO3からデータを 説 出し、受信フレームに誤りのないことを確認す る。

上述した手順により、HDLCフレーム・フォーマットで送られてくる符号列Xは順次パラレル・データYに変換され受信される。

〔発明が解決しようとする課題〕

上述した従来のデータFIFO制御回路は、シリアル入力符号列から変換したパラレル・受信アルス力符号列から変換したパラレルを受データFIFOと同じ段数の高マータスFIFOを要になる。このため要になる。このため要になる。このため要になる。このためである。 で増大するので、大規模なハードウェア構成を必要とするという欠点がある。

本発明の目的は、かかるシステムのハードウェアを経済化するデータFIFO制御回路を提供することにある。

〔課題を解決するための手段〕

本発明の受信FIFO制御回路は、所定のデータ通信プロトコルに基づきまとまったデータ・ブロック毎に送信されるシリアルな符号列をで受信するレジスタと、受信した前記符号列をnビット単位(nは正の整数)のパラレル・データに変換回路と、前記変換回路と、前記変換回路に接続されパラレル変換データを格納するデータ

FIFOとある。 一個のでは、 一個のでは、 一個のでは、 一個のでは、 一個のでは、 一個のでは、 一のでは、 でのでは、 でのでした。 でのでしいでした。 でのでした。 でのでし、 でのでし、 でのでし、 でのでし、 でのでしいでし、 でのでし、 でのでしいでし、 でのでしいでし、 でのでし、 でのでし、 でのでし、 でのでし、 でのでしいでし、 でのでし、 でのでし、 でのでしのでし、 でのでし、 でのでし、 でのでし、 でのでし、 でのでしい。 でのでしい。 でのでしい。 でのでしいでし、 でのでしいでし、 でのでし、 でのでし、 でのでしいでし、 でのでし、 でのでし、 でのでしいでし、 でのでし、 でのでしで、 でのでしで、 でのでしで、 でのででし、 でのででし、 でのででし、 でのででし、 でのでし、 でのでし、 でのでし、 でのででし、 での

〔実施例〕

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の第一の実施例を示す受信FI FO制御回路のブロック図である。

第1図に示すように、本実施例はHDLCフレーム・フォーマットで信号線7より送られてく

段のユース・ビット・レジスタによって、ホスト ・システムに受信データYの引き取りを要求す る。受信回路はデータ受信中でもシフト・レジス タ1によるフラグ検出機能は有効であり、一度デ ータ受信状態に移ってから再びフラグを検出する と、1つのフレームの終了とみなして受信を終了 するが、再び次のフレーム受信のためにフレーム 同期検出状態に移る。ステータス書込制御回路 6 はフレーム同期が確立している間、すなわちフレ ームの開始フラグと終結フラグの間はステータス 書込制御信号12をインアクティブとし、受信デ ータYだけを信号線10を通してデータFIFO 3に書き込む。また、1つの受信フレームを受信 し終わると、つまり終結フラグを検出すると、ス テータス書込制御信号12はアクティブとなり、 ステータス生成回路4において信号級11より送 られた受信ステータス情報に基づき編集されたス テータス・データでが信号線13を通してステー タスFIFO5に書込まれる。この一連の動作に より、受信回路はHDLCフォーマットの受信フ

る符号列×の中からフラグを検出しHDLCフ レームとのフレーム同期を確立する8ピット長の シフト・レジスタ1を有し、フラグが検出される と信号線8を介して符号列Xに関するフレーム同 期の確立を受信部に通知し、これにより受信部は データ受信状態に遷移して受信データのアセンブ ルを開始する。データ受信状態では、シリアル・ パラレル変換回路 2 においてシフト・レジスタ 1 から信号線9を介して出力された受信符号列Xを あらかじめ定められたビット長nごとにパラレル 受信データYにアセンブルする。受信データYは アセンブルされる毎に信号線10を通してデータ FIFO3に転送される。通常、データFIFO 3 は数段のFIFO構成をとっており、データ FIFO3の各段は受信データYを格納するため のnビット幅のレジスタと、受信データYの存在 をしめす 1 ビットのユース・ビット・レジスタ と、受信フレームの最後のデータであることを表 わす1ピットのエンド・ビット・レジスタとから 成っている。受信回路はデータFIFO3の先頭

レームを、一回の受信ステータスの書き込みで、 データFIFO3にバッファリングすることが可 能である。通常、HDLCプロトコルでは1フ レームの最短長はmバイト (m≥4) である。 従って、たとえ最短長フレームを連続して受る したとしても、mバイトに一度しかステータス FIFO5に受信ステータスが掛込まれないの で、ステータスFIFO5はデータFIFO3の 1/m倍の段数のバッファがあれば十分というこ とになる。

一方、ホスト・システムはエンド・ピット・わいスタがアクティブである受信データ、すまで、対象のデータを読み出まれて、順次データFIFO3から受信データを記し、したのデータをエンド・ピット・レジスからないし、そのデータをデータFIFO3からを取りし、そのデータをデータスト1FO3からを記れます。このステータスから受信フレームに取りのないことを確認する。ここで、もしデータ

FIFO3に更にデータが格納されていれば、それは次のフレームの受信データであり、ホスト・システムは再びデータFIFO3からの受信データの読出しを開始する。

上述した手順により、HDLCフレーム・フォーマットで送られてくる符号列Xはパラレル・データYに変換されるとともに、ステータスFIFO5への一回の書込みだけで、1フレームすべての受信データをデータFIFO3に書き込むため、ステータスFIFO5はデータFIFO3に比べ小さなハードウェアでの構成が可能である。

第2図は本発明の第二の実施例を示す受信FI FO制御回路のブロック図である。

第2図に示すように、本実施例は前述した第一の実施例と比較して、受信ステータス生成回路 4にエラー発生情報を格納するステータス・ユース・ビットFIFO14を付加した構成例であり、信号線7を通して送られてくる受信符号列 X をパラレル・データ Y に変換する受信回路は、第1図

のシリアル・パラレル変換回路 2 と同じ構成をとる。

まず、8ピット長のシフト・レジスタ1は、 HDLCフレーム・フォーマットで信号線7より 送られてくる符号列乂の中からフラグを検出し、 HDLCフレームとのフレーム同期を確立する。 フラグが検出されると、信号線8を介して符号列 Xに関するフレーム同期の確立を受信部に通知 し、これにより受信部はデータ受信状態に遷移し て受信データのアセンブルを開始する。データ受 信状態では、シフト・レジスタ1から信号級9を 介して出力された受信符号列Xは、シリアル・パ ラレル変換回路 2 によりあらかじめ定められた n ビット長のパラレル受信データYにアセンブルさ れる. 受信データYはアセンブルされる毎に信号 粮10を通してデータFIF03に転送される。 通常、データFIFO3は数段のFIFO構成を とっており、このデータFIFO3の各段は受信 データYを格納するためのnビット幅のレジスタ と、受信データYの存在をしめす1ピットのユー

ス・ピット・レジスタと、受信フレームの最後の データであることを表わす1ビットのエンド・ ビット・レジスタとから成っている。本実施例で は、前述したように、受信ステータス情報の有無 を示す1ピット幅のステータス・ユース・ビット FIFO14もデータFIFO3の各段に対応し ている。受信回路はデータド I FO3の先頭段の ユース・ビット・レジスタによって、ホスト・シ ステムに受信データYの引き取りを要求する。受 信回路はデータ受信中でもシフト・レジスタ1に よるフラグ検出機能は有効であり、一度データ受 信状態に移ってから再びフラグを検出すると、1 つのフレームの終了とみなして受信を終了する が、再び次のフレーム受信のためにフレーム同期 検出状態に移る。ステータス書込制御回路6はフ レーム同期が確立している間、すなわちフレーム の開始フラグと終結フラグの間はステータス書込 制御信号12をインアクティブとし、受信データ Yだけを信号線10を通してデータFIFO3に 春込む。また、1つの受信フレームを受信し終わ

ると、つまり終萄フラグを検出すると、ステータ ス書込制御信号12はアクティブとなる。この 時、ステータス生成回路4においては、信号線 11から送られた受信ステータス情報により編集 されたステータス・データでにエラーが無けれ ば、ステータスFIFO5に受信ステータス・デ ータ2は母込まれない。もし、エラー情報があれ ば、受信ステータス・データでは信号線13を通 してステータスFIFO5に書き込まれるととも に、ステータス・ユース・ビットFIFO14も 信号線15によりセットされる。この一連の動作 により、受信回路はHDLCフォーマットの受信 フレームを、0回または1回の受信ステータスの 背込みだけで、データFIFO3にバッファリン グすることが可能である。 通常、HDLCプロト コルでは1フレームの最短長はmバイト (m ≥ 4)である。従って、たとえエラー情報を含む最 短長フレームを連続して受信したとしても、 m バ イトに一度しかステータスFIFO5に受信ステ ータスを書込まないので、ステータスFIFO5

はデータFIFO3の1/m 倍の段数のパッファ があれば十分ということになる。

一方、ホスト・システムはエンド・ピット・レ ジスタがアクティブである受信データ、すなわち 受信フレームの最後のデータを読み出すまで、環 次データFIFO3から受信データを読み出し続 ける。このホスト・システムは1つの受信フレー ムの最後のデータをエンド・ピット・レジスタに より検知し、さらにステータス・ユース・ビット FIFO14によりその受信フレーム中のエラー の有無を確認する。最終データをデータFIFO 3から取り出した後、エラーがあればさらに一度 ステータスFIFO5を読み出し、このステータ スから受信フレームの誤りを確認する。尚、エ ラーが無ければ、ステータスFIFO5には受信 ステータス・データZが格納されていないので読 み出す必要は無い。もし、データFIFO3に更 にデータが格納されていれば、それは次のフレー ムの受信データであり、ホスト・システムは再び データFIFO3からの受信データの読み出しを

開始する。

上述した手順により、HDLCフレーム・フォーマットで送られてくる符号列Xはパラレル・データYに変換されるとともに、0回または1回のステータスFIFO5への書込みだけで、1フレームすべての受信データをデータFIFO3に 書き込むため、ステータスFIFO5はデータFIFO3に比べ対さなハードウェアでの構成が可能である。

〔発明の効果〕

以上説明したように、本発明の受信FIFO制御回路は、HDLCフレーム・フォーさんであったのでは「アロトロル・データになるを、では、ステータストIFOを受信でして、なったのでは、ステータスFIFOを受信でして、なったのでは、ステータ下IFOと比較して、からのではない。対象になるという効果がある。

図面の簡単な説明

第1 図は本発明の第一の実施例を示す受信FIFO制御回路のブロック図、第2 図は本発明の第二の実施例を示す受信FIFO制御回路のブロック図、第3 図は従来の一例を示す受信FIFO制御回路のブロック図である。

1 … シフト・レジスタ、2 … シリアル・パラレル変換回路、3 … データFIFO、4 … 受信ステータス 生成回路、5 … ステータスFIFO、6 … ステータス 書込制御回路、7 . 9 … 受信符号列 X、8 … フレーム 同期検出信号、10 … パラレル変換データ Y、1 i … 受信ステータス情報、12 … 受信ステータス 簡報、12 … 受信ステータス・ラス・ユース・ビットFIFO、15 … エラー発生情報信号・

9 令信符号列X 10パラレル変換データイ J7-9F!F0 シフト・レジスタ シリアル・ ハ・ラレル 变换回路 / 「気信ステータス情報 5ステ-9ス 3文信ステ-9ス / ログ 8~ 7~6同期 校出信号 受信ステータス 性成回路 12 受信ステタス 音込制御信号 ステタス書込 制部回路

第 1 区

代理人 弁理士 内原 臂

特開平3-26136(6)

